

SILICON WAFER WITH POLYCRYSTALLINE SILICON LAYER AND MANUFACTURE OF THE SAME

Publication number: JP2000306916

Publication date: 2000-11-02

Inventor: KOYA HIROSHI

Applicant: MITSUBISHI MATERIAL SILICON; MITSUBISHI MATERIALS CORP

Classification:

- International: H01L21/205; C30B29/06; H01L21/322; C30B29/06; H01L21/02; (IPC1-7): H01L21/322; C30B29/06; H01L21/205

- European:


Application number: JP19990116862 19990423

Priority number(s): JP19990116862 19990423

Report a data error here

Abstract of JP2000306916

PROBLEM TO BE SOLVED: To make a wafer free of OSF and COP, even if a conventional thermal treatment for making OSF obvious is carried out, make oxide deposition uniform over the whole surface of the wafer and obtain uniform gettering effects, without variation between the circumferential edge and central part of the wafer. **SOLUTION:** Oxygen concentration of a silicon wafer, with which crystal oriented particles(COPs) and penetration-type displacements(L/Ds) are not produced on a wafer surface is not larger than 1.2×10^{18} atoms/cm³ (old ASTM). If the silicon wafer is subjected to a thermal treatment at 1,000 deg.C \pm 30 deg.C for 2-5 hours in an oxygen atmosphere, and successively, is subjected to a thermal treatment at 1,130 deg.C \pm 30 deg.C for 1-16 hours, oxidation starting failures(OSFs) are made obvious in the central part of the silicon wafer. A polycrystalline silicon layer with a thickness of 1.3 ± 0.3 μ m is formed on the rear surface of the silicon wafer at a temperature of 670 deg.C \pm 30 deg.C by chemical vapor phase deposition(CVD) method.



(51) Int.Cl. ⁷	識別記号	F I	テラトド* (参考)
H 0 1 L 21/322		H 0 1 L 21/322	Y 4 G 0 7 7
C 3 0 B 29/06		C 3 0 B 29/06	P 5 F 0 4 5
H 0 1 L 21/205		H 0 1 L 21/205	B

審査請求 未請求 請求項の数 2 O L (全 7 頁)

(21) 出願番号 特願平11-116862

(22) 出願日 平成11年4月23日 (1999.4.23)

(71) 出願人 000228925

三菱マテリアルシリコン株式会社
東京都千代田区大手町一丁目5番1号

(71) 出願人 000006264

三菱マテリアル株式会社
東京都千代田区大手町1丁目5番1号

(72) 発明者 小星 浩

東京都千代田区大手町1丁目5番1号 三
菱マテリアルシリコン株式会社内

(74) 代理人 100085372

弁理士 須田 正義


最終頁に続く

(54) 【発明の名称】 ポリシリコン層付きシリコンウェーハ及びその製造方法

(57) 【要約】

【課題】 従来のOSF顕在化熱処理を行ってもOSFフリーかつCOPフリーであって、ウェーハのすべての面において酸素析出が均一に行われ、ウェーハ周縁部及びウェーハ中心部との間でばらつきのない均一なゲッターリング効果が得られる。

【解決手段】 ウェーハ面内で結晶に起因したパーティクル (COP) も侵入型転位 (L/D) も発生していない酸素濃度が 1.2×10^{14} atoms/cm² 以下 (旧ASTM) のシリコンウェーハであって、酸素雰囲気下、 $1000^{\circ}\text{C} \pm 30^{\circ}\text{C}$ の温度で2~5時間熱処理し、引き続き $1130^{\circ}\text{C} \pm 30^{\circ}\text{C}$ の温度で1~16時間熱処理するとウェーハ中心部に酸化誘起積層欠陥 (OSF) が顕在化するシリコンウェーハの裏面に $670^{\circ}\text{C} \pm 30^{\circ}\text{C}$ の温度でポリシリコン層を化学的気相堆積 (CVD) 法により厚さ $1.3 \pm 0.3 \mu\text{m}$ に形成する。



【特許請求の範囲】

【請求項1】 ウェーハ面内で結晶に起因したパーティクルも侵入型転位も発生していない酸素濃度が 1.2×10^{10} atoms/cm²以下（旧ASTM）のシリコンウェーハであって、酸素雰囲気下、 $1000^{\circ}\text{C} \pm 30^{\circ}\text{C}$ の温度で2～5時間熱処理し、引き続き $1130^{\circ}\text{C} \pm 30^{\circ}\text{C}$ の温度で1～16時間熱処理するとウェーハ中心部に酸化誘起積層欠陥が顕在化するシリコンウェーハの裏面に厚さ $1.3 \pm 0.3 \mu\text{m}$ のポリシリコン層が形成されたことを特徴とするポリシリコン層付きシリコンウェーハ。

【請求項2】 ウェーハ面内で結晶に起因したパーティクルも侵入型転位も発生していない酸素濃度が 1.2×10^{10} atoms/cm²以下（旧ASTM）のシリコンウェーハであって、酸素雰囲気下、 $1000^{\circ}\text{C} \pm 30^{\circ}\text{C}$ の温度で2～5時間熱処理し、引き続き $1130^{\circ}\text{C} \pm 30^{\circ}\text{C}$ の温度で1～16時間熱処理するとウェーハ中心部に酸化誘起積層欠陥が顕在化するシリコンウェーハの裏面に $670^{\circ}\text{C} \pm 30^{\circ}\text{C}$ の温度でポリシリコン層を化学的気相堆積法により厚さ $1.3 \pm 0.3 \mu\text{m}$ に形成することを特徴とするポリシリコン層付きシリコンウェーハの製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、チョクラルスキー法（以下、CZ法という。）により作られ、半導体集積回路を製造するために用いられるシリコンウェーハ及びその製造方法に関する。更に詳しくは裏面にポリシリコン層を有するポリシリコン層付きシリコンウェーハ及びその製造方法に関するものである。

【0002】

【従来の技術】近年、半導体集積回路を製造する工程において、歩留りを低下させる原因として酸化誘起積層欠陥（Oxidation Induced Stacking Fault、以下、OSFという。）の核となる酸素析出物の微小欠陥や、結晶に起因したパーティクル（Crystal Originated Particle、以下、COPという。）や、或いは侵入型転位（Interstitial-type Large Dislocation、以下、L/Dという。）の存在が挙げられている。OSFは、結晶成長時にその核となる微小欠陥が導入され、半導体デバイスを製造する際の酸化工程等で顕在化し、作製したデバイスのリーク電流の増加等の不良原因となる。また鏡面研磨後のシリコンウェーハをアンモニアと過酸化水素の混合液で洗浄すると、ウェーハ表面にビットが形成され、このウェーハをパーティクルカウンタで測定すると、ビットも本来のパーティクルとともにパーティクルとして検出される。上記ビットは結晶に起因したものであり、本来のパーティクルと区別するために、COPと称される。このウェーハ表面のビットであるCOPは電氣的特

dielectric Breakdown、TDDb）、酸化膜耐圧特性（Time Zero Dielectric Breakdown、TZDB）等を劣化させる原因となる。またCOPがウェーハ表面に存在するとデバイスの配線工程において段差を生じ、この段差は断線の原因となって、製品の歩留りを低くする。L/Dは、転位クラスタとも呼ばれたり、或いはこの欠陥を生じたシリコンウェーハをフッ酸を主成分とする選択エッチング液に浸漬するとビットを生じることから転位ビットとも呼ばれる。

【0003】以上のことから、半導体集積回路を製造するために用いられるシリコンウェーハからOSF、COP及びL/Dを減少させることが必要となっている。

【0004】このOSF及び転位クラスタ（L/D）を生じない無欠陥のシリコン単結晶製造方法が特開平8-330316号公報に開示されている。この方法は、シリコンウェーハの状態で熱酸化処理をした際にリング状に発生するOSFがウェーハ中心部で消滅し、かつウェーハ全面から転位クラスタ（L/D）が排除されるように低速でシリコン単結晶を育成する方法である。

【0005】

【発明が解決しようとする課題】しかしこの方法で無欠陥のシリコン単結晶を製造するためのシリコン単結晶の引上げ速度の範囲及び軸方向の結晶内温度勾配の範囲はそれぞれ比較的狭く、引上げるシリコン単結晶の径が大きくなるにつれて、無欠陥のシリコン単結晶を製造することが困難になり、引上げ速度の変動などにより、ウェーハにしたときにOSFがリング状でなくウェーハ中心部にまともして顕在化する場合も生じる。このOSFは前述したように接合リーク特性を悪化させるため、改善を求められていた。

【0006】本発明の目的は、従来のOSF顕在化熱処理を行ったときにOSFがリング状でなくウェーハ中心部にまともして顕在化するようなウェーハであっても、この熱酸化によるOSFの発生をなくし、かつCOPフリーであるポリシリコン層付きシリコンウェーハ及びその製造方法を提供することにある。本発明の別の目的は、ウェーハのすべての面において酸素析出が均一に行われ、ウェーハ周縁部及びウェーハ中心部との間でばらつきのない均一なゲッターリング効果が得られるポリシリコン層付きシリコンウェーハ及びその製造方法を提供することにある。

【0007】

【課題を解決するための手段】請求項1に係る発明は、ウェーハ面内で結晶に起因したパーティクル（COP）も侵入型転位（L/D）も発生していない酸素濃度が 1.2×10^{10} atoms/cm²以下（旧ASTM）のシリコンウェーハであって、酸素雰囲気下、 $1000^{\circ}\text{C} \pm 30^{\circ}\text{C}$ の温度で2～5時間熱処理し、引き続き $1130^{\circ}\text{C} \pm 30^{\circ}\text{C}$ の温度で1～16時間熱処理するとウェー

3

に厚さ $1.3 \pm 0.3 \mu\text{m}$ のポリシリコン層が形成されたことを特徴とするポリシリコン層付きシリコンウェーハである。請求項 2 に係る発明は、請求項 1 に係るシリコンウェーハの裏面に $670^\circ\text{C} \pm 30^\circ\text{C}$ の温度でポリシリコン層を化学的気相堆積（以下、CVD という。）法により厚さ $1.3 \pm 0.3 \mu\text{m}$ に形成することを特徴とするポリシリコン層付きシリコンウェーハの製造方法である。請求項 1 に係るシリコンウェーハはその中心部に O S F が現れる条件で C Z 法により作られるウェーハであって、その中心部では酸素析出核を比較的多く有し、それ以外の部分では酸素析出核を殆ど有しない。またその中心部以外では C O P フリーである。請求項 2 に係る方法でこのシリコンウェーハの裏面にポリシリコン層を形成すると、CVD の過程でウェーハ全面に酸素析出物が形成される。この結果、ウェーハのすべての面において酸素析出が均一に行われ、ウェーハ中心部及びそれ以外の部分と間でばらつきのない均一なゲッターリング効果が得られる。

【0008】

【発明の実施の形態】本発明のシリコンウェーハは、C Z 法によりホットゾーン炉内のシリコン融液からインゴットをボロソフ（Voronkov）の理論に基づいた所定の引上げ速度プロファイルで引上げた後、このインゴットをスライスして作製される。一般的に、C Z 法によりホットゾーン炉内のシリコン融液からシリコン単結晶のインゴットを引上げたときには、シリコン単結晶における欠陥として、点欠陥（point defect）と点欠陥の凝集体（agglomerates：三次元欠陥）が発生する。点欠陥は空孔型点欠陥と格子間シリコン型点欠陥という二つの一般的な形態がある。空孔型点欠陥は一つのシリコン原子がシリコン結晶格子で正常的な位置の一つから離脱したものである。このような空孔が空孔型点欠陥になる。一方、原子がシリコン結晶の格子点以外の位置（インターstitial site）で発見されるとこれが格子間シリコン型点欠陥になる。

【0009】点欠陥は一般的にシリコン融液（溶融シリコン）とインゴット（固状シリコン）の間の接触面で形成される。しかし、インゴットを継続的に上げることによって接触面であった部分は引上げとともに冷却し始める。冷却の間、空孔型点欠陥又は格子間シリコン型点欠陥は拡散により互いに合併して、空孔型点欠陥の凝集体（vacancy agglomerates）又は格子間シリコン型点欠陥の凝集体（interstitial agglomerates）が形成される。言い換えれば、凝集体は点欠陥の合併に起因して発生する三次元構造である。空孔型点欠陥の凝集体は前述した C O P の他に、L S T D（Laser Scattering Tomograph Defects）又は F P D（Flow Pattern Defects）と呼ばれる欠陥を含み、格子間シリコン型点欠陥の凝集体は前述した L / D と呼ばれる欠陥を含む。F P D とは、

4

を 30 分間セック（Secco）エッチング液で化学エッチングしたときに現れる特異なフロアパターンを呈する痕跡の源であり、L S T D とは、シリコン単結晶内に赤外線を照射したときにシリコンとは異なる屈折率を有し散乱光を発生する源である。

【0010】ボロソフの理論は、欠陥の数が少ない高純度インゴットを成長させるために、インゴットの引上げ速度を V （mm/分）、ホットゾーン構造でインゴット—シリコン融液の接触面の温度勾配を G （ $^\circ\text{C}/\text{mm}$ ）とするときに、 V/G （ $\text{mm}^2/\text{分} \cdot ^\circ\text{C}$ ）を制御することである。この理論では、図 1 に示すように、 V/G は関数として空孔濃度及び格子間シリコン濃度を図式的に表現し、ウェーハで空孔/格子間シリコン領域の境界が V/G によって決定されることを説明している。より詳しくは、 V/G 比が臨界点以上では空孔型点欠陥が支配的に存在するインゴットが形成される反面、 V/G 比が臨界点以下では格子間シリコン型点欠陥が支配的に存在するインゴットが形成される。

【0011】本発明の所定の引上げ速度プロファイルは、インゴットがホットゾーン炉内のシリコン溶融物から引上げられる時、温度勾配に対する引上げ速度の比（ V/G ）が格子間シリコン型点欠陥の凝集体の発生を防止する第 1 臨界比（ $(V/G)_1$ ）以上であって、空孔型点欠陥の凝集体をインゴットの中央にある空孔型点欠陥が支配的に存在する領域内に制限する第 2 臨界比（ $(V/G)_2$ ）以下に維持されるように決められる。

【0012】この引上げ速度のプロファイルは、実験的に基準インゴットを軸方向にスライスすることで、実験的に基準インゴットをウェーハにスライスすることで、またはこれらの技術を組合わせることで、シミュレーションによって上記ボロソフの理論に基づき決定される。即ち、この決定は、シミュレーションの後、インゴットの軸方向スライス及びスライスされたウェーハの確認を行い、更にシミュレーションを繰り返すことによりなされる。シミュレーションのために複数種類の引上げ速度が所定の範囲で決められ、極数個の基準インゴットが成長される。図 2 に示すように、シミュレーションのための引上げ速度プロファイルは $1.2 \text{ mm}/\text{分}$ のような高い引上げ速度（a）から $0.5 \text{ mm}/\text{分}$ の低い引上げ速度（c）及び再び高い引上げ速度（d）に調整される。上記低い引上げ速度は $0.4 \text{ mm}/\text{分}$ 又はそれ以下であることもあってもよく、引上げ速度（b）及び（d）での変化は線形的なものが望ましい。

【0013】異なる速度で引上げられ複数個の基準インゴットは各別に軸方向にスライスされる。最適な V/G が軸方向のスライス、ウェーハの確認及びシミュレーションの結果の相関関係から決定され、続いて最適な引上げ速度プロファイルが決定され、そのプロファイルでインゴットが製造される。実際の引上げ速度プロファ

10

30

40

5

ゾーン炉及びシリコン融液の品質等を含めてこれに限定されなく多岐に依存する。

【0014】 引上げ速度を徐々に低下させてV/Gを連続的に低下させたときのインゴットの断面図を描いてみると、図3に示される事実が分かる。図3には、インゴット内での空孔型点欠陥が支配的に存在する豊富領域が[V]、格子間シリコン型点欠陥が支配的に存在する領域が[I]、及び空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体が存在しないパーフェクト領域が[P]としてそれぞれ示される。図3に示すように、インゴットの軸方向位置P₁は、中央に空孔型点欠陥が支配的に存在する領域を含む。位置P₂は位置P₁に比べて中央に小さい空孔型点欠陥が支配的に存在する領域を含む。位置P₃は格子間シリコン型点欠陥が支配的に存在するリング領域及び中央のパーフェクト領域を含む。また位置P₄は中央に空孔型点欠陥もなく、縁部分に格子間シリコン型点欠陥もないので全てパーフェクト領域である。

【0015】 図3から明らかなように、位置P₁に対応したウェーハW₁は、中央に空孔型点欠陥が支配的に存在する領域を含む。位置P₂に対応したウェーハW₂は、ウェーハW₁に比べて中央に小さい面積で空孔型点欠陥が支配的に存在する領域を含む。位置P₃に対応したウェーハW₃は、格子間シリコン型点欠陥が支配的に存在するリング及び中央のパーフェクト領域を含む。また位置P₄に対応したウェーハW₄は中央に空孔型点欠陥もないし、縁部分に格子間シリコン型点欠陥もないので全てパーフェクト領域である。

【0016】 この空孔型点欠陥が支配的に存在する領域のパーフェクト領域に接する僅かな領域は、ウェーハ面内でCOPもL/Dも発生していない領域である。しかしこのシリコンウェーハに対して、従来のOSF顕在化熱処理に従った、酸素雰囲気下、1000℃±30℃の温度で2～5時間熱処理し、引続き1130℃±30℃の温度で1～16時間熱処理すると、OSFを生じる。図4に示すように、ウェーハW₁ではウェーハの半径の1/2付近にOSFリングが発生する。このOSFリングで囲まれた空孔型点欠陥が支配的に存在する領域はCOPが出現する傾向がある。これに対して、ウェーハW₂ではOSFはリング状にならずに、ウェーハの中心部にのみ発生する。本発明で用いられるシリコンウェーハは、このウェーハW₂である。即ち、本発明のシリコンウェーハW₂は、図5に示すようにOSFがリング状でなく、中心部にのみ顕在化するように選定して決められた引上げ速度プロファイルで成長したインゴットをスライスして作製される。図6はその平面図である。このシリコンウェーハW₂ではOSFがリング状を形成しないため、COPフリーである。またL/Dの発生もない。

【0017】 本発明のシリコンウェーハは、更にウェー

6

ゾーン炉内に供給するアルゴンの流量、シリコン溶融物を貯える石英をつぼの回転速度、ホットゾーン炉内の圧力等を変えることにより、ウェーハ中の酸素濃度が制御される。ウェーハ内部の酸素濃度を 1.2×10^{-4} at oms/cm³以下(旧ASTM)に制御される。この酸素濃度にするためにはアルゴンの流量を80～150リットル/分、シリコン溶融物を貯える石英をつぼの回転速度を4～9rpm、ホットゾーン炉内の圧力を15～60 Torrになるように制御する。本発明のシリコンウェーハがその酸素濃度を 1.2×10^{-4} at oms/cm³以下(旧ASTM)にするのは、酸素析出核の析出過多を防止するためである。

【0018】 上記条件で引上げられたインゴットをスライスして作製されたシリコンウェーハの表面には、CVD法により例えばSiH₄を用いて670℃±30℃の温度でポリシリコン層が厚さ $1.3 \pm 0.3 \mu\text{m}$ で形成される。ポリシリコン層の厚さが1.0μm未満ではポリシリコン層による効果に乏しく、1.6μmを超えると生産性が低下する不具合を生じる。ポリシリコン層形成前にはウェーハ面内で酸素濃度が均一であっても、ウェーハ中心部で酸素析出が起こり易く、それ以外の部分で酸素析出がしにくかったものが、ポリシリコン層を形成することにより、ウェーハ面内での酸素析出状況が均一化する。これにより、半導体デバイス工程で上記ポリシリコン層付シリコンウェーハを熱処理したときに、ウェーハ中に酸素析出物の核が存在していても、この核は成長しなくなり、従来のOSF顕在化の熱処理を行っても、OSFが発生しなくなる。

【0019】

【実施例】 次に本発明の実施例を比較例とともに説明する。

<実施例> 図3に示した位置P₂に対応する領域をインゴット全長にわたって育成するようにインゴットを引上げた。このときインゴット中の酸素濃度を制御するため、アルゴンの流量を約110リットル/分、シリコン溶融物を貯える石英をつぼの回転速度を約5～10rpm、ホットゾーン炉内の圧力を約60 Torrに維持した。こうして引上げられたインゴットからスライスされたシリコンウェーハをラッピングし、面取り加工を施した後、化学エッチング処理によりウェーハ表面のダメージを除去し、ウェーハ裏面にCVD法により、SiH₄を用いて680℃で1.5μmの厚さでポリシリコン層を形成した。その後、鏡面研磨することにより、直径8インチ、厚さ72.5μmのシリコンウェーハを用意した。

<比較例> ポリシリコン層を形成しない以外は、実施例1と同じシリコンウェーハを比較例とした。

【0020】 <比較評価> 実施例のシリコンウェーハと比較例のシリコンウェーハを半導体デバイス工程にの熱

ハを酸素雰囲気下、800℃の温度で4時間熱処理し、引続き1000℃の温度で16時間熱処理した。これらの実施例と比較例のウェーハ中心部から周縁部にかけてのウェーハ表面の酸素濃度をフーリエ変換赤外分光(F-TIR)により測定した。熱処理前後の酸素濃度差である $\Delta[O]$ を図7に示す。実施例の別のシリコンウェーハと比較例の別のシリコンウェーハを半導体デバイス工程にの熱処理に模した第2熱処理を行った。即ち、これらのウェーハを酸素雰囲気下、700℃の温度で8時間熱処理し、引続き1000℃の温度で12時間熱処理した。これらの実施例と比較例のウェーハ中心部から周縁部にかけてのウェーハ表面の酸素濃度をF-TIRにより測定した。熱処理前後の酸素濃度差である $\Delta[O]$ を図8に示す。


【0021】図7及び図8に示すように、ウェーハ中心部から40mm程度までの間で、比較例のシリコンウェーハの熱処理前後の酸素濃度差 $\Delta[O]$ は大きく変動するのに対して、実施例のシリコンウェーハの熱処理前後の酸素濃度差 $\Delta[O]$ はウェーハ中心部から90mm程度までの間でゆるやかに減少するだけで、ウェーハ面内で均一であった。

【0022】また実施例の更に別のシリコンウエハと比較例の更に別のシリコンウエハについて、1000℃の温度で4時間熱処理し、引き続き130℃の温度で3時間熱処理（バイロジェニック酸化処理）して、目視によりOSFが顕在化しているか否かを調べた。その結果、比較例のシリコンウエハがウエハ中央部に白濁したOSFが出現した。これに対して、実施例のシリコンウエハはウエハ面内でOSFは出現しなかった。

【0023】

【発明の効果】以上述べたように、本発明によれば、ウ＊

【图 1】



* ウェーハ面内でCOPもL/Dも発生せず、しかも従来のOSF顕在化熱処理を行うと、ウェーハ中心部にOSFが顕在化するようなシリコンウェーハに対して、このウェーハの裏面にポリシリコン層を形成すると、COPフリーである。半導体デバイス工程の熱処理によるOSFの発生を無くすることができる。またウェーハのすべての面において酸液洗浄が出がけに行われ、ウェーハ周縁部及びウェーハ中心部との間でばらつきのないナゲッティング効果が得られる特長がある。

【図面の簡単な説明】

【図1】ボロンコフの理論に基づいた、 V/G 比が臨界点以上では空孔豊富インゴットが形成され、 V/G 比が臨界点以下では格子間シリコン豊富インゴットが形成されることを示す図。

【図2】 所望の引上げ速度プロファイルを決定するための引上げ速度の変化を示す特性図。

【図3】本発明による基準インゴットの空孔豊富領域、格子間シリコン豊富領域及びパーフェクト領域を示すX線トモグラフィの概略図。

【図4】図3の位置P₁に対応するシリコンウェーハW₁にOSFリングが出現する状況を示す図。


【図5】図3の位置P₁に対応するインゴットの軸中心を
通って軸方向にスライスした断面図。

【図6】図3の位置P₂に対応するシリコンウェーハW₂の中心部にOSFが出現する状況を示す図。


【図7】実施例及び比較例の各シリコンウェーハについて半導体デバイス工程の熱処理に模した第1熱処理の前後におけるウェーハ面内の $\Delta[011]$ の状況を示す図。

【図8】実施例及び比較例の各シリコンウェーハについて半導体デバイス工程の熱処理に模した第2熱処理の前後におけるウェーハ面内の $\Delta[011]$ の状況を示す図。


【图2】




【图5】




【図3】




【図4】




【図6】



【図7】



【図8】



フロントページの続き

F ターム(参考) 4G077 AA02 AB01 BA04 CF10 FJ06
5F045 AA03 AB03 AC01 AD10 AF01
AF02 AF03 AF16 AF17 BB12
BB13